SPI-FLASH XIP接口
github：http：//github.com/ultraembedded/cors
该组件是SPI闪存接口的基本AXI4（仅1位读取模式）。对于在FPGA配置SPI PROM中存储的引导加载程序有用。
界面
| 姓名 | 描述 |
|---|---|
| clk_i | 时钟输入 |
| rst_i | 异步主动高复位 |
| Inport _* | AXI-4从接口 |
| spi_clk_o | SPI主时钟输出 |
| spi_mosi_o | SPI主数据输出 |
| spi_cs_o | SPI主芯片选择（主动低） |
| spi_miso_i | SPI主数据输入 |
特征
- 单位SPI闪存支持（3个地址周期）。
- Axi4奴隶支撑单打和爆发。
- 支持支持读取页面命令（0x03）的SPI-FLASH设备。
- 支持CPOL = 0，CPHA = 0 SPI（模式0）。
测试
在模拟下进行了验证，并在FPGA（具有N25Q64A SPI-PROM）上进行了测试。
配置
- 参数clk_div- clk_i的时钟分隔率 – > spi_clk_o（spi_clk = clk_i /（1 + clk_div））
- 参数tslch_cycles-从芯片转移到SPI转移开始的CLK_I周期数
- 参数tslsl_cycles- CLK_I循环芯片选择的数量必须在转移之间保持无效
区域（默认配置，Vivado，7系）
- 切片Luts：341
- 切片寄存器：162
- 块：0
- DSP：0
